Also published as:

JP2812832 (B2)

GB2252202 (A)

US5173761 (A)

DE4202154 (A1)

DE4202154 (C2)

SEMICONDUCTOR POLYCRYSTALLINE DIAMOND ELECTRONIC DEVICE AND MANUFACTURE THEREOF

Publication number: JP4312982 (A)

Publication date:

1992-11-04

Inventor(s):

DEEBITSUDO ERU DOREIFUESU; KUMAARU DASU; MIYATA 📆

KOICHI; KOBASHI KOJI +

Applicant(s):

KOBE STEEL LTD +

Classification:
- international:

C23C14/06; C30B29/04; H01L21/04; H01L21/205;

H01L21/265; H01L29/16; H01L29/78; H01L29/80; H01L29/861; C23C14/06; C30B29/04; H01L21/02; H01L29/02; H01L29/66; (IPC1-7): C23C14/06; C30B29/04; H01L21/205; H01L21/265;

H01L29/784; H01L29/91

- European:

H01L21/04D40B2; H01L21/04D40C2; H01L29/16

Application number: JP19920034195 19920124 **Priority number(s):** US19910646848 19910128

Abstract of JP 4312982 (A)


PURPOSE: To provide a semiconductor polycrystalline diamond electronic device and a method for manufacturing the same in which excellent rectification, high breakdown voltage, excellent resistance characteristic and reverse voltage characteristic are provided, high temperature characteristics are improved and an operating environmental condition can be increased by using a thin polycrystalline diamond film. CONSTITUTION: An insulting polycrystalline diamond layer 20 is formed on a silicon substrate 10, the surface of the layer 20 is polished, and a thin second diamond film 25 is vapor-deposited. This film 25 is a boron-doped p-type semiconductor transistor channel layer. After the surface of the film 25 is polished, an undoped insulating diamond layer 30 is formed. An aluminum electrode 40 is formed on the layer 30.; Since the undoped layer 30 is provided, its rectification is improved, and a breakdown voltage is high.
















(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-312982

(43)公開日 平成4年(1992)11月4日


(51) Int.Cl. ⁵	識別記号	庁内整理番号	FΙ			技術表示箇所
H01L 29/91						
C 3 0 B 29/04		7821 – 4 G				
H01L 21/205		7739-4M				
	8225-4M		H 0 1 L	29/91	F	
		8617-4M		21/265	S	
			審査請求 未請求	請求項の数23(全	9 頁)	最終頁に続く
(21)出願番号	特顧平4-34195		(71)出願人	000001199		
				株式会社神戸製鋼所	f	
(22)出願日	平成4年(1992)1月24日			兵庫県神戸市中央D	X 脇浜町	1丁目3番18号
			(72)発明者	デービッド・エル・	ドレイ	フエス
(31)優先権主張番号	07/646, 848			アメリカ合衆国,ノースカロライナ州		
(32)優先日	1991年1月28日			27709, リサーチトライアングルパーク,		
(33)優先権主張国	米国 (US)			私書箱13608, 79,	TW, 7	ンクサンダー
				通り,リサーチコモ	ミンズ , 4	1401ビルデイン
				グ		
			(74)代理人	弁理士 藤巻 正憲	ŧ	
						最終頁に続く

(54) 【発明の名称】 半導体多結晶ダイヤモンド電子デバイス及びその製造方法

(57)【要約】

【目的】 多結晶ダイヤモンド薄膜を利用して、整流作用が優れていて、ブレークダウン電圧が高く、優れた抵抗特性及び逆電圧特性を有し、高温特性の向上及び動作環境条件の拡大を図ることができる半導体多結晶ダイヤモンド電子デバイス及びその製造方法を提供する。

【構成】 シリコン基板10上に絶縁性多結晶ダイヤモンド層20を形成し、層20の表面を研磨した後、第2のダイヤモンド薄膜25を蒸着する。この薄膜25はボロンドープのp型半導体トランジスタチャネル層である。この膜25の表面を研磨した後、アンドープの絶縁性ダイヤモンド層30を形成する。そして、この層30上に、アルミニウム電極40を形成する。アンドープの絶縁性ダイヤモンド層30を有しているので、整流作用が向上し、プレークダウン電圧が高い。



1

【特許請求の範囲】

【請求項1】 電導性基板と、この基板上に形成されたポロンドープの多結晶ダイヤモンド棒膜第1層と、前記第1層上に形成されたアンドープの絶縁膜からなる多結晶ダイヤモンド薄膜第2層と、前記基板の裏面上にメタライズされた電極と、前記第2層上にメタライズされ前記第1層、第2層及び基板と共に、半導体ジャンクションタイプのデバイスを形成する他の電板構造とを有し、垂直型金属 - 絶縁体構造をもつことを特徴とする半導体多結晶ダイヤモンド電子デバイス。

【請求項2】 基板と、前記基板上に形成された絶縁性 多結晶ダイヤモンド膜第1層と、前記第1層上に形成されチャネル層として機能するポロンドープ部を有する多結晶ダイヤモンド薄膜第2層と、前記第2層の前記ポロンドープ部上に形成された絶縁性アンドープ多結晶ダイヤモンド膜第3層と、前記第3層上にメタライズされ前記第2層の前記ポロンドープ部にオーミックコンタクトする電極構造体と、表面改質、イオン注入及び前記第3層の化学エッチングのいずれかにより前記電極構造体のオーミックコンタクト抵抗を低減する手段とを有し、前20記電極、第1層、第2層及び第3層から半導体ジャンクションタイプデバイスが形成されることを特徴とする半導体多結晶ダイヤモンド電子デバイス。

【請求項3】 前記ポロンドープの多結晶ダイヤモンド 薄膜第1層は前記第2層を介してイオン注入することに より形成することを特徴とする請求項1に記載の半導体 多結晶ダイヤモンド電子デバイス。

【請求項4】 前記第2層の前記ポロンドープ部は前記 第3層を介してイオン注入により形成されていることを 特徴とする請求項2に記載の半導体多結晶ダイヤモンド 30 電子デバイス。

【請求項5】 前記第1層は気相合成中のドーピングに より形成されていることを特徴とする請求項1に記載の 半導体多結晶ダイヤモンド電子デバイス。

【請求項6】 前記第2層は気相合成中のドーピングにより形成されていることを特徴とする請求項2に記載の 半導体多結晶ダイヤモンド電子デバイス。

【請求項7】 前記半導体ジャンクションタイプデパイスは、MISFETであり、前記第3層内に形成されエッチング、イオン注入又は表面改質を受けたソース及び 40ドレインと、前記各ソース及びドレインのコンタクト上に形成されたソース及びドレイン電極とを有することを特徴とする請求項2に記載の半導体多結晶ダイヤモンド電子デバイス。

【請求項8】 前記半導体ジャンクションタイプデバイスは、ダイオードであることを特徴とする請求項1又は2に記載の半導体多結晶ダイヤモンド電子デバイス。

【請求項9】 前記ダイオードはショットキダイオードであることを特徴とする請求項8に記載の半導体多結晶ダイヤモンド電子デバイス。

2

【請求項10】 前記第1層は 20μ mより厚く、前記第2層は $1\sim2\mu$ mの厚さを有することを特徴とする請求項2に記載の半導体多結晶ダイヤモンド電子デバイス。

【請求項11】 前記第1層は研磨された膜であることを特徴とする請求項1又は2に記載の半導体多結晶ダイヤモンド電子デバイス。

【請求項12】 前記基板は結晶粒が大きな連続的多結晶ダイヤモンドの蒸着を可能とする材料で形成されていることを特徴とする請求項1又は2に記載の半導体多結晶ダイヤモンド電子デバイス。

【請求項13】 前記基板はシリコンであることを特徴とする請求項2に記載の半導体多結晶ダイヤモンド電子デバイス。

【請求項14】 基板上に絶縁性多結晶ダイヤモンド膜からなる第1層を蒸着するプロセスと、前記絶縁性多結晶ダイヤモンド膜からなる第1層を研磨するプロセスと、前記第1層上にBドープのダイヤモンド薄膜第2層を蒸着し、前記第2層を研磨して半導体トランジスタチの・ネル層を形成するプロセスと、前記第2層上にアンドープの絶縁性ダイヤモンドからなる第3層を蒸着するプロセスと、前記第3層上にゲート電極を形成して半導体ジャンクションタイプデバイスを形成するプロセスとを有することを特徴とする半導体多結晶ダイヤモンド電子デバイスの製造方法。

【請求項15】 基板上に多結晶膜第1層を蒸着するプロセスと、前記第1層上に多結晶薄膜第2層を蒸着するプロセスと、前記第2層上にアンドープの絶縁膜である多結晶薄膜第3層を蒸着するプロセスと、前記第2層にイオン注入することにより前記第2層内にボロンドープの半導体チャネル層を形成するプロセスと、前記第3層上にゲート電極を形成し半導体ジャンクションタイプデバイスを得るプロセスとを有することを特徴とする半導体多結晶ダイヤモンド電子デバイスの製造方法。

【請求項16】 前記アンドープの第3層の選択された 領域にイオン注入してオーミックコンタクトを形成する プロセスと、オーミックコンタクトする前記選択された 領域にコンタクトメタライズを形成するプロセスとを有 し、前記デバイスは、金属 - 絶縁 - 半導体電界効果トラ ンジスタであることを特徴とする請求項15に記載の半 導体多結晶ダイヤモンド電子デバイスの製造方法。

【請求項17】 前記絶縁性第3層にイオン注入してオーミックコンタクトを形成するプロセスは、前記ゲート電極を形成すると同時に、前記構造体の全体にフォトレジストを使用してイオン注入することにより前記第3絶縁層にソース及びドレインのオーミックコンタクトを形成し、これによりソース及びドレイン間に最小抵抗値を有する自己整合型の電解効果トランジスタを形成するプロセスを有することを特徴とする請求項16に記載の半道体条結果ダイヤエンド電子デバイスの制作方法

50 導体多結晶ダイヤモンド電子デバイスの製造方法。

いえない。

【請求項18】 アンドープの多結晶層が注入ジャンク ションの特性改善に使用されることを特徴とする請求項 16に記載の半導体多結晶ダイヤモンド電子デバイスの

【請求項19】 p型のドーパントがトランジスタのチ ャネルを形成するために使用されることを特徴とする請 求項1又は2に記載の半導体多結晶ダイヤモンド電子デ パイス。

【請求項20】 前記チャネルが気相合成又はイオン注 る請求項1又は2に記載の半導体多結晶ダイヤモンド電 子デバイス。

【請求項21】 前記基板は前記デバイスが完成した後 に、取り除かれることを特徴とする請求項1乂は2に記 載の半導体多結晶ダイヤモンド電子デバイス。

【請求項22】 前記デバイスは自己整合型であること を特徴とする請求項1又は2に記載の半導体多結晶ダイ ヤモンド電子デバイス。

【請求項23】 基板と、前記基板上に形成されチャネ ル層として機能するポロンドープ部を有する多結晶ダイ ヤモンド薄膜第1層と、前記第1層の前記ポロンドープ 部上に形成されたアンドープの多結晶ダイヤモンド膜第 2層と、前記第2層上に形成されて半導体ジャンクショ ンタイプデバイスを形成する電極構造とを有することを 特徴とする半導体多結晶ダイヤモンド電子デバイス。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は絶縁ダイヤモンド層を有 する半導体多結晶ダイヤモンド電子デバイスに関し、特 に整流作用が優れておりプレークダウン電圧が高い半導 30 体ジャンクションタイプダイヤモンドデバイスに関す る。

[0002]

【従来の技術及びその問題点】半導体ダイヤモンドは電 気的に、熱的に、機械的に、光学的に優れた特性を有し ている。このため、半導体ダイヤモンドは高温で使用さ れる高出力の電子機器及び極限状態で使用される機器 等、広範囲に使用することができる。

【0003】ダイヤモンドトランジスタ等のダイヤモン ド電子機器の開発としては、塩見らの研究 (Japanese J 40 ournal of Applied Physics 第12巻 L2153(1989)) がある。この研究は単結晶ダイヤモンドにトランジスタ を形成するものであり、その電気的特性は必ずしも十分 なものではない。

【0004】次に、1990年の「The Second Internation al conference on New Diamond Science and Technolog y (ICNDST)」での発表において、塩見らはゲートの電極 特性を改善するために、その構造の中にアンドープのダ イヤモンド層を導入したものを提案した。アンドープ層 を持つショットキーダイオードは、室温のブレークダウ 50 をもたざるを得ないかに帰結する。

ン電圧が520 Vであり、最大300℃まで整流作用を有す る。しかしながら、このトランジスタ特性は改善されて はいるものの、工業的に十分な特性を有しているとはい えず、また、これらの特性は室温でのみ示されているに すぎない。この塩見らが開発したものは構造上の形状、 材料特性及びデバイスの設計又は配置が最適のものとは

【0005】塩見らのデパイスの組立てに際して主な障 害となるのは、単結晶ダイヤモンド基板が必要なことで 入した領域にn型材料により形成されることを特徴とす 10 ある。ホモエピタキシは、天然又は合成の絶縁性ダイヤ モンド基板が必要であり、極めて高価である。ダイヤモ ンドのヘテロエピタキシは、微小なキュービック窒化ポ ロン結晶を基板とした場合を除いて、従来の技術文献に おいて十分に開示されていない。これはサイズが小さ く、合成単結晶ダイヤモンドと同様に、高圧及び高温処 理により合成することが困難である。

> 【0006】塩見らのデバイスのように、絶縁性ダイヤ モンド層を均一に成膜すると、半導体ダイヤモンド層上 のダイオード/整流ゲートの整流作用を向上させるが、 一方、ソース・ドレインのシリーズ抵抗も増大させてし まう.

> 【0007】ダイヤモンド技術の使用に関する他の従来 技術として、ギルデンプラット (Gildenblat: 2nd ICN DST;ワイシントンDC 1990年) により提案されたもの がある。これによると金属一酸化物-半導体トランジス タはゲート電極絶縁膜として、二酸化シリコンを使用す ることによって得られる。この構造は、ダイヤモンド基 板上にホモエピタキシャルに選択的に成長され、その 後、ゲート酸化物としてSiOzが蒸着される。測定さ れた電流一電圧特性は、デプレッションモード電界効果 トランジスタから予期されるように、チャネル電導の変 調を示した。

> 【0008】しかしながら、この現象にはいくつかの障 害がある。第1の障害は、塩見らの研究と同様に単結晶 材料を必要とすることである。第2に二酸化シリコン及 びダイヤモンドの間の界面を適切に形成し、制御するこ とが困難である。その結果、デバイス特性及び特にピン チオフ電圧に悪影響を与える界面状態が発生する。第3 に、これらのデバイスが厳しい環境で使用されるように 設計された場合は、二酸化シリコンのダイヤモンドに対 する接合が制約囚子となる。二酸化シリコンとダイヤモ ンドの熱膨張係数の差は温度サイクルに耐えることがで きない不整合を引き起こす。他の従来のダイヤモンド技 術は、単結晶ダイヤモンド構造を使用するか、又は窒化 ポロン結晶のように合成することが極めて困難な基板を 提案するものである。最後に、この分野の最近の発展は ブレークダウン電圧が不十分であるなど、不十分な電気 的特性を有する電子デバイスか、又は実用的なデバイス を提供するためには高価になりすぎ、極めて特殊な形状

5

【0009】本発明はかかる問題点に鑑みてなされたものであって、半導体材料として半導体ダイヤモンドの利点を利用し、堆積された多結晶ダイヤモンド薄膜から形成することができる金属-絶縁体-半導体構造のデバイスを提供することを目的とする。

【0010】本発明の他の目的は、多結晶ダイヤモンド 薄膜を使用し、自己整合プロセスを取り入れてイオン注 入された構造を提供することにある。

【0011】更に、本発明の他の目的は多結晶ダイヤモ を蒸着するプロセスと、前記第3層上にゲート電極を形ンド薄膜を使用した金属- 絶縁体-半導体ダイオードを 10 成して半導体ジャンクションタイプデバイスを形成する提供することにある。 プロセスとを有することを特徴とする。

【0012】更に、本発明の他の目的は、多結晶ダイヤモンド薄膜から組み立てられ、トランジスタ電子特性が向上したトランジスタ構造を提供することにある。

【0013】 更にまた、本発明の他の目的は、単結晶ダイヤモンド基板を必要としない半導体ダイヤモンド技術を実現することにある。

[0014]

【課題を解決するための手段】本発明に係る第1の半導体多結晶ダイヤモンド電子デバイスは、電導性基板と、この基板上に形成されたポロンドープの多結晶ダイヤモンド轉膜第1層と、前記第1層上に形成されたアンドープの絶縁膜からなる多結晶ダイヤモンド薄膜第2層と、前記基板の裏面上にメタライズされた電極と、前記第2層上にメタライズされ前記第1層、第2層及び基板と共に、半導体ジャンクションタイプのデバイスを形成する他の電極構造とを有し、垂直型金属-絶縁構造をもつことを特徴とする。

【0015】本発明に係る第2の半導体多結晶ダイヤモンド電子デバイスは、基板と、前記基板上に形成された 30 絶縁性多結晶ダイヤモンド膜第1層と、前記第1層上に形成されチャネル層として機能するボロンドープ部を有する多結晶ダイヤモンド構膜第2層と、前記第2層の前記ボロンドープ部上に形成された絶縁性アンドープ多結晶ダイヤモンド膜第3層と、前記第3層上にメタライズされ前記第2層の前記ボロンドープ部にオーミックコンタクトする電極構造体と、表面改質、イオン注入及び前記第3層の化学エッチングのいずれかにより前記電極構造体のオーミックコンタクト抵抗を低減する手段とを有し、前記電極、第1層、第2層及び第3層から半導体ジ 40 ャンクションタイプデバイスが形成されることを特徴とする。

【0016】本発明に係る第3の半導体多結晶ダイヤモンド電子デバイスは、基板と、前記基板上に形成されチャネル層として機能するボロンドープ部を有する多結晶ダイヤモンド薄膜第1層と、前記第1層の前記ボロンドープ部上に形成されたアンドーブの多結晶ダイヤモンド膜第2層と、前記第2層上に形成されて半導体ジャンクションタイプデバイスを形成する電極構造とを有することを特徴とする。

6

【0017】本発明に係る第1の半導体多結晶ダイヤモンド電子デバイスの製造方法は、基板上に絶縁性多結晶ダイヤモンド膜からなる第1層を蒸着するプロセスと、前記絶縁性多結晶ダイヤモンド膜からなる第1層を研磨するプロセスと、前記第1層上にBドープのダイヤモンド薄膜第2層を蒸着し、前記第2層を研磨して半導体トランジスタチャネル層を形成するプロセスと、前記第2層上にアンドープの絶縁性ダイヤモンドからなる第3層を蒸着するプロセスと、前記第3層上にゲート電極を形成して半導体ジャンクションタイプデバイスを形成するプロセスとを有することを特徴とする。

【0018】本発明に係る第2の半導体多結晶ダイヤモンド電子デバイスの製造方法は、基板上に多結晶膜第1層を蒸着するプロセスと、前記第1層上に多結晶薄膜第2層を蒸着するプロセスと、前記第2層上にアンドープの絶縁膜である多結晶薄膜第3層を蒸着するプロセスと、前記第2層にイオン注入することにより前記第2層内にポロンドープの半導体チャネル層を形成するプロセスと、前記第3層上にゲート電極を形成し半導体ジャンクションタイプデバイスを得るプロセスとを有することを特徴とする。

[0019]

【作用】本発明により、多結晶ダイヤモンド薄膜を有す るダイヤモンド半導体構造を得るための方法及びデバイ スが提案される。基板材料上に多結晶ダイヤモンド被膜 を形成することにより、種々の基板材料の使用が可能と なる。そして、ポロンドープ層の上に形成される絶縁層 としてアンドープのダイヤモンド層を使用することによ り、材料として多結晶ダイヤモンドを使用できる可能性 が広がる。この構造において、イオン注入はオーミック コンタクト抵抗を低減するために使用される。その注入 領域を深くしてチャネル層を形成すれば、イオン注入に より、全ての構造をつくることができる。これにより、 絶縁ゲート構造をデバイスの一体的な部分として形成す ることができる。埋め込みチャネルは絶縁アンドープ層 を介して数回の注入プロセスを実施することによりドー プすることができる。その結果、この方法及びデバイス により、シリコン技術に比して、優れた抵抗及び逆重圧 特性と、高温特性の向上及び広範囲の動作環境条件を得 ることができ、極めて有益な多結晶ダイヤモンドデバイ スを提供することができる。更に、本発明の方法及びデ バイスにおいては、単結晶ダイヤモンド基板が不要であ るという利点がある。

[0020]

【実施例】以下、本発明の実施例について添付の図面を 参照して説明する。

【0021】図1(a)~(g)は、多結晶ダイヤモンド薄膜半導体の製造方法を示す断面図である。図1 (a)に示すように、シリコン基板10の上に絶縁性多 50 結晶ダイヤモンド層20が少なくとも20μmの厚さに

蒸着されている。この層20は、研磨され、全ての汚染 及び構造的な損傷に起因する残留グラファイト成分は、 化学的エッチングにより取り除かれる。その後、残存す る層20の上に、第2のダイヤモンド薄膜25が蒸着さ れる。このダイヤモンド膜25はポロンドープのP型半 導体トランジスタチャネル層であり、この層は「擬似エ ピタキシャル」層であり、基板上に成長させた単一層に 比較してその特性が向上している。

【0022】次いで、この層25は、図1(b)に示す ように、表面が研磨され、更に図1 (c) に示すよう 10 に、第3の蒸着プロセスにより、アンドープの絶縁性ダ イヤモンド層30が層25上に形成される。層20及び それに続く層25の研磨は、0.1μmのダイヤモンド粉 末及び研磨 装置を使用して行うことができる。20μm 厚さの層 2 0 及び1~2μmのドープされたチャネル層厚 さの層25の形成方法については、他に適切な方法も考 えられる。層25の厚さが薄いために、前記蒸着物は十 分に平坦であり、付加的な研磨プロセスは不要である。

【0023】研磨は、図1(d)に示すように、多結晶 ダイヤモンド表面を平坦化するのに有効であり、これに 20 より、一層平坦なダイヤモンド層が形成され、均一な電 場が形成される。アンドープの絶縁性ダイヤモンド層の 厚さ方向に均一な電場を有することは特に重要である。

【0024】例えば、層20、25のような多結晶ダイ ヤモンド膜をマイクロ波プラズマ化学蒸着技術により形 成した。これらの膜は原料ガスとしてHzガス中にCHa ガスを0.5%希釈したものを使用し、ドーパントガスと してB₂H₆を使用した。全ガス圧力は31.5Torr、基板温 度は800℃とした。また、反応ガス中のポロンとカーボ ンとの比(B/C) は4ppmに保持した。アンドープの 30 ダイヤモンド層30は異なる合成装置でポロンの不在下 で15分、30分、60分間蒸着した。ダイヤモンドの成長速 度は 1時間に約0.2μmである。P型のドープされた層 25は以下に示すように、イオン注入により形成するこ ともできる。これらの層の形成には電子デバイスクラス の品質をもつダイヤモンドが合成できる他の蒸着方法を 使用することもできる。

【0025】次のプロセスで、0.1~0.2μm厚さのゲー ト電極を、例えば電子ビーム蒸着方法又は他の蒸着方法 により、アルミニウム又は他の金属の層を蒸着すること 40 により形成することができる。

【0026】次いで、図2に示すように、アルミニウム 電極40を、例えば、フォトリソグラフィーにより形成 する。このフォトリソグラフィーは、蒸着アルミニウム 上に、不要の部分のアルミニウムをエッチングするため に使用するマスクをパターニングするものである。

【0027】図3は図2の金属-絶縁体-半導体構造に おいて、そのアンドープダイヤモンド膜30の厚さを種 々変えて測定した電流-電圧特性の結果を示す。 基板は $1 \Omega \cdot c m$ 以下の低抵抗率を有するポロンポープの(11 50

1) 方位シリコンである。基板への電極には銀ペースト を使用した。図3の曲線(a)はアンドープのダイヤモ ンド層を有しない構造についてのものであり、曲線 (b) はアンドープのダイヤモンド蒸着時間が15分の場 合、曲線(c)はアンドープのダイヤモンドの蒸着時間 が60分の場合のものである。この図3からわかるよう に、立ち上がり電圧、更に重要である点はデパイスの逆 プレークダウン電圧は、蒸着時間が長くアンドープ層の 厚さの増加に比例して増大する。即ち、曲線(a)に示 すように、アンドープ層がない場合は、整流作用が小さ い。しかしながら、アンドープ層の厚さが厚くなると、 逆リーク電流が著しく減少し、その結果、特に図3の曲 線(c)のように、整流作用が良好になり、プレークダ ウン電圧が増加する。これらの電流-電圧特性は、ホモ エピタキシャルダイヤモンドの場合について観察された もの、即ち、単結晶ダイヤモンドを基板に用いた場合と 同様である。多結晶半導体ダイヤモンド薄膜に対するア ルミニウム電極の整流作用の向上は、絶縁性のアンドー プダイヤモンド層30を導入したことによる。これによ り、逆プレークダウン電圧が著しく向上し、整流特性が 向上する。

【0028】図2の金属-絶縁体-半導体ダイオードに おける逆プレークダウン電圧特性の改善は、アンドープ のダイヤモンド層を用いて形成した他のデバイスについ ても同様の効果をもたらす。

【0029】この構造及びプロセスの大きな利点は、そ の上に粒径が大きな多結晶ダイヤモンド膜(PCD)を 合成できるものであれば任意の基板材料を使用できる点 である。実際上、基板は基本的には取り除かれる。基板 の目的は、多結晶膜蒸着についてのペースとして作用す るものである。

【0030】別の変形例として、層25はイオン注入に より形成することができる。この場合に、多結晶蒸着層 20は20~30 μ mであり、前述の如く研磨されてい る。チャネル層 2 5 は、絶縁性の最上部を保持しつつ p 型の活性層を形成するために、高エネルギ及び低温で形 成される。多重イオン注入の必要性は、注入したドーパ ント原子のガウス分布が狭い場合に生じる。チャネルの 深さ方向の分布幅を拡大し、ドーピングレベルを下げる ことにより、同一のチャネル電導度を得ることができ る。これはまた、デバイス構造中の電場を低減する作用 をもつ。ポロンと共にカーポンを共同注入することは、 アニール後にポロン原子により充填される空孔を結晶格 子内に生成するために有効である。十分にイオン注入さ れた構造のデバイスの利点は、絶縁ゲート30をデバイ スの一体化部分として形成できる点にある。数回のイオ ン注入プロセスが、埋め込みチャネルを形成するために 使用される。このチャネルはチャネルとデバイスの表面 との間にアンドープのダイヤモンドを有する。図 4 (a) は埋め込まれたポロンドープ層51を示し、図4

(b) はイオン注入により埋め込まれたボロンドープ層 52の構成を示す。図4(b)はまたイオン注入又は表 面改質処理により選択的に形成されたオーミックコンタ クト50を示す。

【0031】イオン注入は液体窒素温度で行う。そし て、最初のプロセスとして、埋め込み層25の最も深い 部分への共同注入を含む。この注入は例えば200ke Vでカーボンを2×10¹⁵/cm²のドーズ量で注入す るものである。このカーボンは基本的には格子欠陥の発 生因子として作用し、120keV、6×10¹⁴/cm 10 ーミック電極62は、図4(b)と同様の方法で形成す 2でのポロンドーピングにより充填することができるス ペースを生成する。次に、チャネルの残部には145k e Vのエネルギで7×10¹⁴/cm²の ドーズ量でカー ポンが注入される。その後、この領域は90keV及び 4×10¹⁴/cm²の条件と、65keV及び3.5× 1014/cm2の条件で、ドープされたチャネル領域を 完成するために二重にポロン注入される。これらの条件 は、表面から1000オングストロームの深さで約1× 10¹⁷/cm³の有効なチャネルキャリア濃度を生成す

【0032】この試料は次いで注入欠陥を除去し、ポロ ンドーパントを活性化するために、アニール処理する。 表面リーク電流の可能性や表面に延びる注入欠陥を防止 して、高特性デバイスを製作するために、更にアンドー プの絶縁性ダイヤモンド層30の蒸着が必要となること もある。

【0033】埋め込みチャネル層25に対する低抵抗オ ーミックコンタクト50は、イオン注入又は層30の表 面改質処理により形成することができる。ダイヤモンド 中へのイオン注入方法の改善により、チャネル層を形成 30 するために一連の深い注入方法を使用して全ての構造を 作ることができ、これにより十分に注入された構造のデ パイスを形成することができる。これらのオーミックコ ンタクト50は、埋め込みドープ層25と後にメタライ ズ化される電極部とを接続することを目的としている。 これらの層は室温で形成され、ポロンがエネルギ65k e V及びドーズ量3×1016/cm²という条件でドー

【0034】この構造の他の変形例は、イオン注入又は 低エネルギイオン若しくは電子衝撃若しくはレーザ衝撃 等により表面層30を選択的に改質した後、アンドープ のダイヤモンド30の絶縁層を積層するものである。

【0035】このイオン注入又は表面改質は特定の領域 をマスクすることにより形成される整合型の構造に用い るか、又は図1 (e)~(g)の方法で示される自己整 合プロセスにより構成することができる。図2のダイオ ードの形成に使用される自己整合プロセスと同様のプロ セスを異なるデパイスを作るため、又は、薄膜トランジ スタのような異なるデバイスの後プロセスに使用するこ とができる。

10

【0036】埋め込みチャネル層に対するオーミック接 触をとる他の方法は、金又はクロムのような適切なマス クを使用してダイヤモンドをプラズマエッチングするこ とにより、図4(b)の領域50内において層30を選 択的に除去することである。極めて制御しやすい電子ビ ームアシストによるダイヤモンドのエッチングが小橋ら により報告されている。

【0037】図5 (a) はMISFET構造の注入構造 を示す。埋め込み注入層61及びソース/ドレインのオ ることができる。形成された構造は電界効果トランジス タである。図5 (a) の構造を達成するために必要なイ オン注入は、自己整合型ではないマスク構造体をもち、 マスク構造を機械的に整合してから、注入されるべき領 域を決めるために、穴をエッチングするものである。図 5 (b) は図5 (a) と同様のMISFET構造を示す が、図5(b)の場合は自己整合プロセスにより形成さ れる点が異なる。この自己整合プロセスは、図1 (c) ~ (g) に示すようにマスクプロセスの機械的な整合を 20 必要としないで形成することができる点で、図5 (a) に示すものの改良であるといえる。これは、フォトレジ ストパターンマスクの外側の領域では全てイオン注人、 改質又はエッチングすることができることから生じる。

【0038】図1 (f) において、金属電極40はダイ ヤモンド表面層30上に蒸着される。次に、S1O2乂 はアモル ファスシリコン層のように、選択的にエッチ ングすることができる材料が蒸着される。電極はマスク 表面を露光することによって、フォトリソグラフィブロ セスによりパターニングされる。このマスクはフォトレ ジストパターンに一致するようにエッチングされる。

【0039】次に、金属電極が図1(g)に示すよう に、アンダーカット又は「T」構造にオーバーエッチン グされる。このT構造は、1μm未満のオーパーハング を有することができる。低抵抗のソース/ドレインオー ミック電極を形成するために、マスク直下のソースドレ イン間のチャネル部を除いて、イオン注入により全ての 構造を被覆することができる。ソース及びドレインの電 極形成は同一のマスクプロセスを使用して達成すること ができる。これは自己整合のプロセスであり、使用の容 易性及びその精度を別として、ソース及びドレイン間の 抵抗を低減し、デバイス構造を小型化することができ る。

【0040】このソース及びドレイン間の抵抗の低減 は、図5 (a) に示すように、機械的な整合により配置 する場合に比して、自己整合プロセスにおいては、ソー ス及びドレイン間の距離を小さくすることができるとい う事実によりもたらされる。実際上、ソースとドレイン との間の抵抗は、埋め込み注入層を介してのものであ る。ソースから埋め込み注入層を介してドレインまで行 50 くのに必要な距離が短いことが必要である場合は、抵抗 11

が小さくなる。明らかに、ソースとドレインとの間に直 接存在するこの層は、絶縁層である。機械的整合の場合 には、2μmを超える偏移を設けることが、ゲート電極 がソース電極及びドレイン電極と重ならないようにする ために必要なことである。このように、機械的に整合し た構造の場合には、自己整合構造の場合ほどソースとド レインとの間の距離が相互に近接しているように組み立 てることはできない。ソース及びドレインの改質オーミ ック領域及び埋め込み注入層が形成された後に、電極が 形成され、構造が完成する。再び、ダイヤモンドのエッ 10 る。表面の改質はソースドレイン間の抵抗を低減するた チングが使用されるが、多くの反応性イオンエッチング は等方的であるので、自己整合構造が保持される。

【0041】前述の如く、表面研磨は粗さを低減するの に重要であり、実用的なデバイスについて1 µm以下の 狭いゲート長を得るのに必要である。研磨により表面が 平坦化されるため、多結晶のアンドープ層の深さ方向の 電場分布がより一層均一化する。

【0042】非ダイヤモンド基板を使用することが可能 となれば、電子デバイスの大面積化、大量生産、従って ダイヤモンドデバイスの商業化の際の低コスト化が期待 20 できる。そして、更に重要なのは、放射線の検出/放出 器や温度検知器、圧力検知器に必要なヘテロジャンクシ ョンのような半導体及びデバイス構造を多種多様に組み 合わせることが可能となることである。単に、絶縁ダイ ヤモンド層を絶縁性ジャンクションに用いてその整流作 用の向上を図るだけでも、多大の発展性を期待すること ができる。

【0043】第1層20は研磨及びエッチング後に、デ バイス形成用の基板として使用される。また、デバイス 構造がこの層20内に直接注入される。

【0044】十分に注入された構造は単結晶ダイヤモン ド材料にも使用することができる。これらのデバイスは 上述の多結晶構造として、及び単結晶材料/デバイスに おいて見られるように高速のキャリア移動度という利点 を有するものとして、有益である。

【0045】ヘテロエピタキシャル技術が適用されるよ うになると、十分に厚い絶縁性ダイヤモンドバッファ層 が使用されてるならば、上述と同様の技術を適用するこ とができる。

【0046】上述の方法により、単結晶ダイヤモンド基 40 10;シリコン基板 板を必要としないデバイスを得ることができるのは、バ イレイヤー構造による。このパイレイヤー構造は、ポロ ンドープの多結晶ダイヤモンド層20とアンドープのダ イヤモンド層30との組み合わせにより得られる。優れ

た整流作用及び大きなプレークダウン電圧をもつこのア ンドープ層30は、電流-電圧特性が向上したMISデ パイスを組み立てることを可能とする。自己整合プロセ スでそのような構造を形成するには、その場ドープでチ ャンネルを形成して、引き続きアンドープ層を蒸着す る。もしくは、絶縁性のアンドープダイヤモンド層30 を通りこしてその中に埋め込む形で十分に注入された層 を形成するのが実用的である。付加的なアンドープ層を 注入構造の特性向上のために形成することも可能であ めに利用される。

【0047】上述の開示のもとで、本発明は種々の変形 が可能である。例えば、層20のような、絶縁性アンド ープ多結晶シリコンバッファ層を必ずしも必要とせず、 電導基板を必要とする上述の平坦化技術の替わりに、垂 直構造を使用することもできる。従って、本発明は上述 の実施例に限定されず、種々の変形が可能である。

[0048]

【発明の効果】本発明によれば、多結晶ダイヤモンド薄 膜を利用して、整流作用が優れていて、プレークダウン 電圧が高い半導体多結晶ダイヤモンド電子デバイスを得 ることができる。また、本発明に係るデバイスは、優れ た抵抗特性及び逆電圧特性を有し、高温特性の向上及び 動作環境条件の拡大を図ることができる。

【図面の簡単な説明】

【図1】 (a) ~ (g) は、本発明の実施例に係る金属 - 絶縁体-半導体構造を製造するプロセスを示す断面図

【図2】図1の多結晶ダイヤモンド薄膜技術を使用して 30 完成した金属一絶縁体-半導体ダイオードを示す断面図

【図3】図2に示すMISダイオードの電流電圧特性を 示すグラフ図である。

【図4】(a)及び(b)は本発明の実施例に係るダイ ヤモンドデバイスのイオン注入方法を示す断面図であ

【図5】 (a) 及び (b) はMISFET構造のイオン 注入方法を示す斜視図である。


【符号の説明】


20;絶縁性多結晶ダイヤモンド層

25:第2のダイヤモンド薄膜

30;アンドープ絶縁性ダイヤモンド層

40:アルミニウム電極





フロントページの続き

H 0 1 L 21/265

29/784

// C 2 3 C 14/06 8414-4K

8225-4M H 0 1 L 29/78 3 0 1 J

(72)発明者 クマール・ダス (72)発明者 宮田 浩一

アメリカ合衆国, ノースカロライナ州 27709, リサーチトライアングルパーク, 私書箱13608, 79, TW, アレクサンダー 通り, リサーチコモンズ, 4401ビルデイン アメリカ合衆国, ノースカロライナ州 27709, リサーチトライアングルバーク, 私書箱13608, 79, TW, アレクサンダー 通り, リサーチコモンズ, 4401ピルデイン

I

(72)発明者 小橋 宏司

アメリカ合衆国、ノースカロライナ州 27709、リサーチトライアングルバーク、 私書箱13608、79、TW、アレクサンダー 通り、リサーチコモンズ、4401ビルデイン グ